SD NAND 在 SDIO 模式下的接线与 SPI 模式有显著不同。SDIO 模式使用更宽的数据总线（1-bit 或 4-bit）和专用的命令线，能提供比 SPI 模式高得多的传输速率（通常可达 50MHz 或更高）。其引脚定义和接线方法遵循标准 SD 卡的 SDIO 协议。
以下是 SD NAND 在 SDIO 模式下的标准引脚定义和接线方法：
| SD NAND 引脚名称 | 引脚号 | SDIO 模式功能 | 连接至 MCU/主控 | 说明 |
|---|---|---|---|---|
| DAT2 | 1 | 数据线 2 (DAT2) | MCU SDIO DAT2 | 4-bit 模式必需 |
| DAT3 / CD | 2 | 数据线 3 (DAT3) 或 卡检测 (CD) | MCU SDIO DAT3 或 GPIO | 4-bit 模式必需；也可复用为卡检测信号 (通常内部上拉，卡存在时拉低)。 |
| CMD | 3 | 命令/响应线 (CMD) | MCU SDIO CMD | 必需。用于发送命令和接收响应。 |
| VDD (VCC) | 4 | 电源 (3.3V) | 3.3V 电源 (良好去耦) | 必需。必须是稳定、干净的 3.3V。 |
| CLK | 5 | 时钟 (CLK) | MCU SDIO CLK | 必需。由主控制器提供通信时钟。 |
| VSS (GND) | 6 | 地 (Ground) | 系统地 (GND) | 必需。 |
| DAT0 | 7 | 数据线 0 (DAT0) | MCU SDIO DAT0 | 必需 (1-bit 和 4-bit 模式)。基础数据线。 |
| DAT1 | 8 | 数据线 1 (DAT1) | MCU SDIO DAT1 | 4-bit 模式必需 |
| /WP (写保护) | 9 | 写保护 (/WP) | GPIO 或 3.3V (悬空) | 可选。拉低时使能硬件写保护。通常接 3.3V 或悬空以禁用写保护。 |
核心 SDIO 连接 (必须连接)：
CMD (Pin 3): 连接到 MCU/主控的 SDIO_CMD 引脚。这是双向命令/响应线，用于发送操作命令和接收设备响应。
CLK (Pin 5): 连接到 MCU/主控的 SDIO_CLK 引脚。主控制器提供通信时钟信号，频率可配置（通常最高 25MHz, 50MHz 或更高）。
DAT0 (Pin 7): 连接到 MCU/主控的 SDIO_DAT0 引脚。这是基础数据线，在 1-bit 模式和 4-bit 模式下都使用。
VDD (Pin 4): 连接到稳定的 3.3V 电源。至关重要：确保电源干净、稳定，电流能力足够（瞬间峰值电流可能达 100mA+）。 必须添加靠近芯片的 0.1uF 和 1uF~10uF 陶瓷去耦电容。
VSS (GND, Pin 6): 连接到系统地 (GND)。确保低阻抗回路。
4-bit SDIO 模式 (推荐，高性能)：
DAT1 (Pin 8): 连接到 MCU/主控的 SDIO_DAT1 引脚。
DAT2 (Pin 1): 连接到 MCU/主控的 SDIO_DAT2 引脚。
DAT3 (Pin 2): 连接到 MCU/主控的 SDIO_DAT3 引脚。
重要： 在 4-bit 模式下，DAT0-DAT3 四条数据线必须全部连接。
可选功能引脚：
DAT3 / CD (Pin 2) - 卡检测复用：
在 SDIO 协议中，DAT3 引脚在初始化阶段可复用为卡检测 (Card Detect, CD) 信号。
连接方式：
作为 DAT3 (4-bit 模式)： 这是最主要的用法，直接连接到 MCU 的 SDIO_DAT3。
作为 CD (如果主控需要)： 少数主控可能需要单独的 CD 信号。此时：
如果 SD NAND 支持驱动 CD 信号（需查 datasheet，通常内部下拉或上拉）：连接到 MCU 的一个 GPIO 引脚（配置为输入）。通常需要一个外部上拉电阻(如 10KΩ 到 100KΩ)到 3.3V。SD NAND 存在时，会将其拉低（低有效）。
对于贴片焊接的 SD NAND (最常见)： 强烈建议将 DAT3/CD (Pin 2) 仅作为 DAT3 使用，连接到 SDIO_DAT3。 卡检测功能通常不需要，因为器件是焊死的。如果需要，最简单的方法是在软件中忽略 CD 状态，或者通过 GPIO 将此引脚直接接地 (GND) 来模拟“卡始终存在”的状态。
/WP (写保护， Pin 9):
功能： 当此引脚被拉低 (接地) 时，SD NAND 会进入硬件写保护状态。
连接：
如果需要硬件写保护功能：连接到一个 MCU 的 GPIO 引脚（输入检测开关状态或输出控制）。
如果不需要此功能（最常见）：直接连接到 3.3V 或悬空 (Floating)。SD NAND 内部通常有上拉电阻，悬空时为高电平（写保护禁用）。连接到 3.3V 更可靠。
接线总结图 (4-bit SDIO 模式)：
SD NAND (SDIO 4-bit Mode) ┌─────────────────┐ │ ┌───┬───┐ │ MCU DAT2├───┤1 DAT2│ │ (4-bit 数据线2) │ ├───┼───┤ │ MCU DAT3├───┤2 DAT3│ │ (4-bit 数据线3 / *CD*) │ ├───┼───┤ │ MCU CMD ├───┤3 CMD │ │ (命令/响应线) │ ├───┼───┤ │ 3.3V ├───┤4 VDD │ │ (良好去耦!) │ ├───┼───┤ │ MCU CLK ├───┤5 CLK │ │ (时钟) │ ├───┼───┤ │ GND ├───┤6 VSS │ │ (地) │ ├───┼───┤ │ MCU DAT0├───┤7 DAT0│ │ (基础数据线) │ ├───┼───┤ │ MCU DAT1├───┤8 DAT1│ │ (4-bit 数据线1) │ ├───┼───┤ │ 3.3V └───┤9 /WP │ │ (写保护，推荐接3.3V禁用) └───┴───┘
关键注意事项 (SDIO 模式)：
电压电平 (3.3V!): 与 SPI 模式相同，SD NAND 是 3.3V 器件。确保：
供电电压是 3.3V。
MCU 的 SDIO 接口 (CMD, CLK, DAT0-DAT3) 工作在 3.3V 电平。如果 MCU 是 5V 或 1.8V 系统，必须使用电平转换器，否则会损坏 SD NAND 或无法通信。
电源设计 & 去耦：
至少一个 0.1uF (100nF) 陶瓷电容 (X7R/X5R)。
最好再加一个 1uF ~ 10uF 的陶瓷电容 (X7R/X5R)。这对稳定高速操作至关重要。
电流能力： 确保电源能提供足够的峰值电流（读写操作时瞬间电流较大）。
去耦电容： 必须在靠近 SD NAND 的 VDD (Pin 4) 和 GND (Pin 6 或附近地平面) 之间放置：
布线要求 (高速信号)：
等长匹配： 对于工作在较高频率（如 > 25MHz）的 4-bit 模式，DAT0, DAT1, DAT2, DAT3, CMD, CLK 这些信号线应尽可能保持长度匹配（误差通常在几毫米到 1-2cm 内，具体看主控要求），以减少信号偏移（Skew）。
阻抗控制： 如果可能，设计 PCB 时控制这些信号线的特性阻抗（通常为 50Ω）。保持走线短、直，避免锐角。
减少串扰： DAT 线之间、CMD/CLK 与 DAT 线之间保持适当间距。
参考平面： 信号线下方应有完整的地平面（GND）。
上拉电阻： SDIO 规范要求在初始化阶段，CMD 和 DAT[3:0] 线上需要有 10KΩ ~ 100KΩ 的上拉电阻到 VDD。很多 MCU 的 SDIO 控制器内部已经集成了这些上拉电阻，并且可以在初始化完成后由软件关闭。 如果主控没有内部上拉，或者通信不稳定，需要在外部添加这些上拉电阻。
卡检测 (CD) 和 写保护 (WP)：
CD (Pin 2 的复用功能)： 强烈建议忽略此功能。将 Pin 2 仅作为 DAT3 连接到 SDIO_DAT3。如果主控驱动强制要求 CD 信号，最简单的方案是用一个 GPIO 配置为输出低电平，或者将 CD 信号线（如果主控有独立 CD 引脚）直接接地 (GND) 来模拟“卡始终存在”。
/WP (Pin 9)： 如果不需要硬件写保护，直接连接到 3.3V 是最可靠的方式（禁用写保护）。悬空也可（通常内部上拉）。
贴片 SD NAND： 对于永久焊接的器件：
CD (Pin 2 的复用功能)： 强烈建议忽略此功能。将 Pin 2 仅作为 DAT3 连接到 SDIO_DAT3。如果主控驱动强制要求 CD 信号，最简单的方案是用一个 GPIO 配置为输出低电平，或者将 CD 信号线（如果主控有独立 CD 引脚）直接接地 (GND) 来模拟“卡始终存在”。
/WP (Pin 9)： 如果不需要硬件写保护，直接连接到 3.3V 是最可靠的方式（禁用写保护）。悬空也可（通常内部上拉）。
初始化 (软件)： 上电后，MCU 需要通过 SDIO 总线发送特定的初始化命令序列 (主要是 CMD0, CMD8, ACMD41, CMD2, CMD3, CMD7, CMD6 切换总线宽度等) 来初始化 SD NAND，识别其容量、电压、切换到高速模式和 4-bit 总线宽度等。需要使用支持 SDIO 协议栈的驱动程序或库。
模式选择： SD NAND 上电后默认进入 1-bit SD 模式。驱动程序需要通过命令 (CMD6) 将其切换到 4-bit SD 模式 以获得最高性能。
简单来说，4-bit SDIO 模式最简连接 (贴片应用)：
VDD (Pin 4) -> 3.3V (带 0.1uF & 1uF/10uF 去耦到 GND)
VSS (GND, Pin 6) -> GND
CMD (Pin 3) -> MCU SDIO_CMD
CLK (Pin 5) -> MCU SDIO_CLK
DAT0 (Pin 7) -> MCU SDIO_DAT0
DAT1 (Pin 8) -> MCU SDIO_DAT1
DAT2 (Pin 1) -> MCU SDIO_DAT2
DAT3 (Pin 2) -> MCU SDIO_DAT3 (忽略 CD 功能)
/WP (Pin 9) -> 3.3V (禁用写保护)
与 SPI 模式的关键区别总结：
| 特性 | SPI 模式 | SDIO (4-bit) 模式 |
|---|---|---|
| 数据线 | 1 条 (MISO/MOSI 半双工) | 4 条 (DAT0-DAT3 全双工) |
| 命令线 | 共享在 MOSI 上 | 专用 CMD 线 (双向) |
| 时钟线 | SCK | CLK |
| 片选 | 需要单独的 /CS (GPIO) | 不需要单独的片选 |
| 速度 | 较低 (通常 <= 25MHz) | 高得多 (通常 25-50MHz+) |
| 布线要求 | 相对宽松 | 严格 (等长, 阻抗, 去耦) |
| 软件驱动 | 相对简单 (SPI 主设备 + SD 命令) | 复杂 (需要完整 SDIO 主机控制器驱动) |
| 引脚占用 | 较少 (CS, MOSI, MISO, SCK + 电源地) | 较多 (CMD, CLK, DAT0-3 + 电源地) |
选择建议：
需要高性能 (读写速度快)： 优先选择 SDIO 4-bit 模式。
MCU 资源有限 / 仅需低速访问 / 引脚紧张： 使用 SPI 模式。
硬件设计能力： SDIO 模式对 PCB 设计和电源要求更高。
确保你的 MCU/主控芯片支持 SDIO 主机控制器功能，并查阅其数据手册了解具体的 SDIO 引脚分配、时钟配置、驱动能力要求和推荐的 PCB 布局指南。软件上需要使用相应的 SDIO 驱动库（如 STM32 的 HAL SD 库、ESP32 的 SDMMC 驱动、Linux 的 SDHCI 驱动等）。
下一篇：SDIO与SPI模式驱动区别详解
